BEGIN:VCALENDAR
VERSION:2.0
PRODID:IEEE vTools.Events//EN
CALSCALE:GREGORIAN
BEGIN:VTIMEZONE
TZID:Canada/Eastern
BEGIN:DAYLIGHT
DTSTART:20200308T030000
TZOFFSETFROM:-0500
TZOFFSETTO:-0400
RRULE:FREQ=YEARLY;BYDAY=2SU;BYMONTH=3
TZNAME:EDT
END:DAYLIGHT
BEGIN:STANDARD
DTSTART:20201101T010000
TZOFFSETFROM:-0400
TZOFFSETTO:-0500
RRULE:FREQ=YEARLY;BYDAY=1SU;BYMONTH=11
TZNAME:EST
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
DTSTAMP:20201028T203016Z
UID:581D5BC8-2A59-49EA-9880-FCA34856E403
DTSTART;TZID=Canada/Eastern:20201028T133000
DTEND;TZID=Canada/Eastern:20201028T143000
DESCRIPTION:Codecs vidéos et flot de conception ASIC et FPGA\n\nRésumé :
 \nCette conférence présente les défis posés par les besoins grandissan
 ts en transport de contenu vidéo pour les appareils électroniques utilis
 és par la population en général : téléphones intelligents\, tablettes
  électroniques... Cette présentation décrira comment l’industrie règ
 le ce problème avec des\ncodecs vidéos. La compagnie Hardent offre des s
 olutions de codec vidéo aux plus grands joueurs de l'industrie\, en plus 
 d'offrir une foule d'autres produits et services. Un survol de ces produit
 s et services sera effectué. Lors de cette conférence\, le flot de conce
 ption de circuits intégrés (microélectronique) spécialisés (ASIC) ser
 a aussi décrit. De plus le flot de vérification avancé sera présenté 
 de façon détaillée : tests générés de façon aléatoire.\n\nPrésent
 ateur :\nPascal Poiré a obtenu son baccalauréat en génie électrique av
 ec spécialisation en microélectronique à l'Université de Sherbrooke en
  1996. Il a ensuite obtenu sa maîtrise en génie électrique (microélect
 ronique) en 1998 à l'École Polytechnique de Montréal. Par la suite\, de
  1998 à 2013\, il a travaillé chez PMC-Sierra à Montréal (Leader ASIC 
 design) et de 2013 à 2018 chez Cadence Design Systems (Senior Design Mana
 ger IP Group) dans la conception ASIC. Il est depuis 2018 chez Hardent en 
 tant que project manager dans le groupe de microélectronique IP (Intellec
 tual Property).\n\nCo-sponsored by: Hardent\n\nSpeaker(s): Pascal Poiré\,
  \n\nVirtual: https://events.vtools.ieee.org/m/244010
LOCATION:Virtual: https://events.vtools.ieee.org/m/244010
ORGANIZER:benoit.gosselin@gel.ulaval.ca
SEQUENCE:3
SUMMARY:Séminaires du Chapitre IEEE CAS/EMB de Québec: Codecs vidéos et 
 flot de conception ASIC et FPGA
URL;VALUE=URI:https://events.vtools.ieee.org/m/244010
X-ALT-DESC:Description: <br /><p>Codecs vid&eacute\;os et flot de conceptio
 n ASIC et FPGA</p>\n<p><br />R&eacute\;sum&eacute\; :<br />Cette conf&eacu
 te\;rence pr&eacute\;sente les d&eacute\;fis pos&eacute\;s par les besoins
  grandissants en transport de contenu vid&eacute\;o pour les appareils &ea
 cute\;lectroniques utilis&eacute\;s par la population en g&eacute\;n&eacut
 e\;ral : t&eacute\;l&eacute\;phones intelligents\, tablettes &eacute\;lect
 roniques... Cette pr&eacute\;sentation d&eacute\;crira comment l&rsquo\;in
 dustrie r&egrave\;gle ce probl&egrave\;me avec des<br />codecs vid&eacute\
 ;os. La compagnie Hardent offre des solutions de codec vid&eacute\;o aux p
 lus grands joueurs de l'industrie\, en plus d'offrir une foule d'autres pr
 oduits et services. Un survol de ces produits et services sera effectu&eac
 ute\;. Lors de cette conf&eacute\;rence\, le flot de conception de circuit
 s int&eacute\;gr&eacute\;s (micro&eacute\;lectronique) sp&eacute\;cialis&e
 acute\;s (ASIC) sera aussi d&eacute\;crit. De plus le flot de v&eacute\;ri
 fication avanc&eacute\; sera pr&eacute\;sent&eacute\; de fa&ccedil\;on d&e
 acute\;taill&eacute\;e : tests g&eacute\;n&eacute\;r&eacute\;s de fa&ccedi
 l\;on al&eacute\;atoire.</p>\n<p>Pr&eacute\;sentateur :<br />Pascal Poir&e
 acute\; a obtenu son baccalaur&eacute\;at en g&eacute\;nie &eacute\;lectri
 que avec sp&eacute\;cialisation en micro&eacute\;lectronique &agrave\; l'U
 niversit&eacute\; de Sherbrooke en 1996. Il a ensuite obtenu sa ma&icirc\;
 trise en g&eacute\;nie &eacute\;lectrique (micro&eacute\;lectronique) en 1
 998 &agrave\; l'&Eacute\;cole Polytechnique de Montr&eacute\;al. Par la su
 ite\, de 1998 &agrave\; 2013\, il a travaill&eacute\; chez PMC-Sierra &agr
 ave\; Montr&eacute\;al (Leader ASIC design) et de 2013 &agrave\; 2018 chez
  Cadence Design Systems (Senior Design Manager IP Group) dans la conceptio
 n ASIC. Il est depuis 2018 chez Hardent en tant que project manager dans l
 e groupe de micro&eacute\;lectronique IP (Intellectual Property).</p>
END:VEVENT
END:VCALENDAR