BEGIN:VCALENDAR
VERSION:2.0
PRODID:IEEE vTools.Events//EN
CALSCALE:GREGORIAN
BEGIN:VTIMEZONE
TZID:America/Sao_Paulo
BEGIN:DAYLIGHT
DTSTART:20380119T001407
TZOFFSETFROM:-0300
TZOFFSETTO:-0300
RRULE:FREQ=YEARLY;BYDAY=3TU;BYMONTH=1
TZNAME:-03
END:DAYLIGHT
BEGIN:STANDARD
DTSTART:20190216T230000
TZOFFSETFROM:-0200
TZOFFSETTO:-0300
RRULE:FREQ=YEARLY;BYDAY=3SA;BYMONTH=2
TZNAME:-03
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
DTSTAMP:20230107T171914Z
UID:CAE58231-3D71-493C-8583-595BE083FE41
DTSTART;TZID=America/Sao_Paulo:20220805T140000
DTEND;TZID=America/Sao_Paulo:20220805T170000
DESCRIPTION:14:00 - 14:45: Otimização\, Palavra Chave em NanoCMOS (45 min
 ) - by Ricardo Reis\nA evolução dos sistemas computacionais e eletrônic
 os\, que permite a integração de sistemas com centenas de milhões de co
 mponentes\, tem demandado mais e mais a redução do consumo de potência.
  Esta palestra trata de alguns desafios para a evolução da tecnologia de
  hardware e desafios para os próximos 20 anos\, para lidar com o objetivo
  de ter uma Computação e uma Eletrônica mais Verde. CMOS será ainda a 
 principal tecnologia de TI por muitas décadas. Trataremos de questões re
 levantes à dissipação de consumo em circuitos e sistemas e são apresen
 tadas diversas questões relacionadas à redução de consumo pela otimiza
 ção de sistemas em todos os níveis de abstração. Serão mostradas alg
 umas técnicas de otimização de consumo a nível de arquitetura e especi
 almente no nível físico. A otimização de sistemas em todos os níveis 
 de abstração deve considerar que\, ao mesmo tempo em que é necessária 
 uma redução no número de transições em um sistema\, é cada vez mais 
 importante uma redução no número de componentes (transistores). O núme
 ro de componentes é responsável pelo crescente consumo estático em tecn
 ologias nanoCMOS\, devido à corrente de fuga presente nos novos dispositi
 vos usando transistores com nano dimensões.\n\n14:45 :30:- 15 CMOS Image 
 Sensors and Focal-Plane Processing - by Fernanda D. V. R Oliveira\nCMOS te
 chnology has been widely used for the development of image sensors. An int
 eresting characteristic of the CMOS technology is that allows for the incl
 usion of transistors inside the pixel matrix. In commonly used architectur
 es\, such as the 3T and the 4T architectures\, transistors are included to
  amplify the signal generated by the photodiode and\, consequently\, incre
 ase the signal to noise ratio. This characteristic also allows for the des
 ign of processing circuits inside the pixel matrix\, which enables paralle
 l processing\, immediately after capture. The inclusion of processing circ
 uits inside the pixel matrix is called focal-plane processing. Focal-plane
  processing is suitable in the context of smart camera design\, where the 
 output of the chip is not necessarily the image\, but the processed image 
 or even an action that has to be taken considering the information extract
 ed from the image. Image compression and high dynamic range with tone-mapp
 ing are examples of focal-plane processing applications. The disadvantages
  of focal-plane processing are the pixel pitch increase and fill-factor re
 duction\, which affect image quality. Consequently\, it is important to as
 sess the conditions in which the proposed circuitry is advantageous.\n\n15
 :30 - 16:15: IEEE Circuits and Systems\, Oportunidades de Inserção Inter
 nacional - by Ricardo Reis\nA IEEE Circuits and Systems (IEEE CASS) é a p
 rincipal sociedade científica e tecnológica mundial na área de circuito
 s e sistemas\, reunindo pesquisadores e profissionais da indústria e da a
 cademia de todo o mundo. As principais publicações e eventos na área de
  circuitos e sistemas são organizados pela IEEE CASS. Iremos apresentar u
 m panorama das atividades da IEEE CASS e como fazer para participar ativam
 ente das mesmas. A IEEE CASS tem usado grande parte de seus recursos para 
 apoiar atividades inovadoras e a participação de estudantes nas atividad
 es organizadas pela sociedade. A CASS tem lançado vários editais anualme
 nte visando apoiar financeiramente\, propostas de atividades organizadas p
 elos seus sócios em diferentes regiões do mundo. Vamos dar um panorama d
 as diferentes oportunidades e apoios existentes.\n\nSpeaker(s): Ricardo Re
 is\, Fernanda D. V. R Oliveira\n\nRoom: Sala 322\, Bldg: Bloco H\, Cidade 
 Universitária\, Centro de Tecnologia da UFRJ\, Rio de Janeiro\, Rio de Ja
 neiro\, Brazil
LOCATION:Room: Sala 322\, Bldg: Bloco H\, Cidade Universitária\, Centro de
  Tecnologia da UFRJ\, Rio de Janeiro\, Rio de Janeiro\, Brazil
ORGANIZER:luis.mederos@cefet-rj.br
SEQUENCE:10
SUMMARY:IEEE CASS RJ Chapter Workshop - UFRJ - August 5\, 2022
URL;VALUE=URI:https://events.vtools.ieee.org/m/320531
X-ALT-DESC:Description: <br /><p><strong>14:00 - 14:45: Otimiza&ccedil\;&at
 ilde\;o\, Palavra Chave em NanoCMOS (45 min) - by Ricardo Reis<br /></stro
 ng>A evolu&ccedil\;&atilde\;o dos sistemas computacionais e eletr&ocirc\;n
 icos\, que permite a integra&ccedil\;&atilde\;o de sistemas com centenas d
 e milh&otilde\;es de componentes\, tem demandado mais e mais a redu&ccedil
 \;&atilde\;o do consumo de pot&ecirc\;ncia. Esta palestra trata de alguns 
 desafios para a evolu&ccedil\;&atilde\;o da tecnologia de hardware e desaf
 ios para os pr&oacute\;ximos 20 anos\, para lidar com o objetivo de ter um
 a Computa&ccedil\;&atilde\;o e uma Eletr&ocirc\;nica mais Verde. CMOS ser&
 aacute\; ainda a principal tecnologia de TI por muitas d&eacute\;cadas. Tr
 ataremos de quest&otilde\;es relevantes &agrave\; dissipa&ccedil\;&atilde\
 ;o de consumo em circuitos e sistemas e s&atilde\;o apresentadas diversas 
 quest&otilde\;es relacionadas &agrave\; redu&ccedil\;&atilde\;o de consumo
  pela otimiza&ccedil\;&atilde\;o de sistemas em todos os n&iacute\;veis de
  abstra&ccedil\;&atilde\;o. Ser&atilde\;o mostradas algumas t&eacute\;cnic
 as de otimiza&ccedil\;&atilde\;o de consumo a n&iacute\;vel de arquitetura
  e especialmente no n&iacute\;vel f&iacute\;sico. A otimiza&ccedil\;&atild
 e\;o de sistemas em todos os n&iacute\;veis de abstra&ccedil\;&atilde\;o d
 eve considerar que\, ao mesmo tempo em que &eacute\; necess&aacute\;ria um
 a redu&ccedil\;&atilde\;o no n&uacute\;mero de transi&ccedil\;&otilde\;es 
 em um sistema\, &eacute\; cada vez mais importante uma redu&ccedil\;&atild
 e\;o no n&uacute\;mero de componentes (transistores). O n&uacute\;mero de 
 componentes &eacute\; respons&aacute\;vel pelo crescente consumo est&aacut
 e\;tico em tecnologias nanoCMOS\, devido &agrave\; corrente de fuga presen
 te nos novos dispositivos usando transistores com nano dimens&otilde\;es.<
 /p>\n<p><strong>14:45&nbsp\;</strong><strong>:30:</strong><strong>- 15 CMO
 S Image Sensors and Focal-Plane Processing - by Fernanda D. V. R Oliveira<
 br /></strong>CMOS technology has been widely used for the development of 
 image sensors. An interesting characteristic of the CMOS technology is tha
 t allows for the inclusion of transistors inside the pixel matrix. In comm
 only used architectures\, such as the 3T and the 4T architectures\, transi
 stors are included to amplify the signal generated by the photodiode and\,
  consequently\, increase the signal to noise ratio. This characteristic al
 so allows for the design of processing circuits inside the pixel matrix\, 
 which enables parallel processing\, immediately after capture. The inclusi
 on of processing circuits inside the pixel matrix is called focal-plane pr
 ocessing. Focal-plane processing is suitable in the context of smart camer
 a design\, where the output of the chip is not necessarily the image\, but
  the processed image or even an action that has to be taken considering th
 e information extracted from the image. Image compression and high dynamic
  range with tone-mapping are examples of focal-plane processing applicatio
 ns. The disadvantages of focal-plane processing are the pixel pitch increa
 se and fill-factor reduction\, which affect image quality. Consequently\, 
 it is important to assess the conditions in which the proposed circuitry i
 s advantageous.<br /><br /><strong>15:30 - 16:15: IEEE Circuits and System
 s\, Oportunidades de Inser&ccedil\;&atilde\;o Internacional - by Ricardo R
 eis</strong><br />A IEEE Circuits and Systems (IEEE CASS) &eacute\; a prin
 cipal sociedade cient&iacute\;fica e tecnol&oacute\;gica mundial na &aacut
 e\;rea de circuitos e sistemas\, reunindo pesquisadores e profissionais da
  ind&uacute\;stria e da academia de todo o mundo. As principais publica&cc
 edil\;&otilde\;es e eventos na &aacute\;rea de circuitos e sistemas s&atil
 de\;o organizados pela IEEE CASS. Iremos apresentar um panorama das ativid
 ades da IEEE CASS e como fazer para participar ativamente das mesmas. A IE
 EE CASS tem usado grande parte de seus recursos para apoiar atividades ino
 vadoras e a participa&ccedil\;&atilde\;o de estudantes nas atividades orga
 nizadas pela sociedade. A CASS tem lan&ccedil\;ado v&aacute\;rios editais 
 anualmente visando apoiar financeiramente\, propostas de atividades organi
 zadas pelos seus s&oacute\;cios em diferentes regi&otilde\;es do mundo. Va
 mos dar um panorama das diferentes oportunidades e apoios existentes.</p>
END:VEVENT
END:VCALENDAR