BEGIN:VCALENDAR
VERSION:2.0
PRODID:IEEE vTools.Events//EN
CALSCALE:GREGORIAN
BEGIN:VTIMEZONE
TZID:America/Guatemala
BEGIN:STANDARD
DTSTART:20060930T230000
TZOFFSETFROM:-0500
TZOFFSETTO:-0600
TZNAME:CST
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
DTSTAMP:20230204T154830Z
UID:7D0B782D-A3F9-44CC-BE47-CDABE2FCE4ED
DTSTART;TZID=America/Guatemala:20230201T090000
DTEND;TZID=America/Guatemala:20230201T153000
DESCRIPTION:Taller de SystemVerilog para estudiantes de electrónica u otro
 s interesador que cumplan los requisitos de conocimiento básico en circui
 tos lógicos.\n\nCo-sponsored by: Asociación de estudiantes de ingenierí
 a electrónica\n\nSpeaker(s): David Herrera\, Daniel González\n\nAgenda: 
 \n1. Mañana: Introducción y ejercicios básicos.\n\n2. Tarde: Ejercicios
  avanzados y/o continuación\n\nBldg: Laboratorio de informático C12\, Se
 de interuniversitaria - Alajuela\, Alajuela\, Alajuela\, Costa Rica
LOCATION:Bldg: Laboratorio de informático C12\, Sede interuniversitaria - 
 Alajuela\, Alajuela\, Alajuela\, Costa Rica
ORGANIZER:danielg1010@ieee.org
SEQUENCE:2
SUMMARY:Taller de SystemVerilog - Alajuela
URL;VALUE=URI:https://events.vtools.ieee.org/m/345808
X-ALT-DESC:Description: <br /><p>Taller de SystemVerilog para estudiantes d
 e electr&oacute\;nica u otros interesador que cumplan los requisitos de co
 nocimiento b&aacute\;sico en circuitos l&oacute\;gicos.</p><br /><br />Age
 nda: <br /><p>1. Ma&ntilde\;ana: Introducci&oacute\;n y ejercicios b&aacut
 e\;sicos.</p>\n<p>2. Tarde: Ejercicios avanzados y/o continuaci&oacute\;n&
 nbsp\;</p>
END:VEVENT
END:VCALENDAR