BEGIN:VCALENDAR
VERSION:2.0
PRODID:IEEE vTools.Events//EN
CALSCALE:GREGORIAN
BEGIN:VTIMEZONE
TZID:America/Mexico_City
BEGIN:STANDARD
DTSTART:20221030T010000
TZOFFSETFROM:-0500
TZOFFSETTO:-0600
TZNAME:CST
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
DTSTAMP:20251128T193341Z
UID:DAA70B35-5B59-4F67-9B90-C626B36C823B
DTSTART;TZID=America/Mexico_City:20251125T110000
DTEND;TZID=America/Mexico_City:20251125T150000
DESCRIPTION:Fusion Compiler: DFT Synthesis\n\nObjetivo general:\nEn este cu
 rso\, aprenderás a usar Fusion Compiler para realizar DFT Scan Synthesis.
 \nRealizarás la implementación de cadenas a nivel de bloque\, chequeos d
 e DRC y usarás TestMax DFT para insertar hardware con el objetivo de redu
 cir tiempo y volumen de test requerido para la cobertura de fallas. Por ú
 ltimo\, exportarás los colaterales necesarios para utilizar las herramien
 tas de ATPG (automatic test pattern generation) y P&amp;R\n\nPre requisitos:\n
 Comprensión y uso de herramientas de síntesis (preferentemente Fusion Co
 mpiler)\nEstar familiarizado con el ambiente de UNIX\nMaquina con herramie
 ntas y licencias de Synopsys activas\n\nSpeaker(s): \, Bruno Hernandez\n\n
 Agenda: \nContenido:\nIntroducción\nScan Testing and flows\nTest Protocol
 \nTop-down scan insertion\nBottom-up scan insertion\nExport\nDFTMAX\nConcl
 usion\n\nRoom: Aula 7\, Bldg: Espacios teóricos \, Av. Instituto Politecn
 ico Nacional\, San Pedro Zacatenco\, CDMX\, Distrito Federal\, Mexico\, 07
 360
LOCATION:Room: Aula 7\, Bldg: Espacios teóricos \, Av. Instituto Politecni
 co Nacional\, San Pedro Zacatenco\, CDMX\, Distrito Federal\, Mexico\, 073
 60
ORGANIZER:lizette.zebadua@cinvestav.mx
SEQUENCE:20
SUMMARY:Fusion Compiler: DFT Synthesis 
URL;VALUE=URI:https://events.vtools.ieee.org/m/504845
X-ALT-DESC:Description: &lt;br /&gt;&lt;p&gt;Fusion Compiler: DFT Synthesis&amp;nbsp\;&lt;/p&gt;\
 n&lt;p&gt;Objetivo general:&lt;br&gt;En este curso\, aprender&amp;aacute\;s a usar Fusion 
 Compiler para realizar DFT Scan Synthesis.&amp;nbsp\;&lt;br&gt;Realizar&amp;aacute\;s la
  implementaci&amp;oacute\;n de cadenas a nivel de bloque\, chequeos de DRC y u
 sar&amp;aacute\;s TestMax DFT para insertar hardware con el objetivo de reduci
 r tiempo y volumen de test requerido para la cobertura de fallas. Por &amp;uac
 ute\;ltimo\, exportar&amp;aacute\;s los colaterales necesarios para utilizar l
 as herramientas de ATPG (automatic test pattern generation) y P&amp;amp\;R&lt;/p&gt;
 \n&lt;p&gt;Pre requisitos:&lt;br&gt;Comprensi&amp;oacute\;n y uso de herramientas de s&amp;iac
 ute\;ntesis (preferentemente Fusion Compiler)&lt;br&gt;Estar familiarizado con e
 l ambiente de UNIX&lt;br&gt;Maquina con herramientas y licencias de Synopsys act
 ivas&lt;/p&gt;\n&lt;p&gt;&lt;img src=&quot;https://events.vtools.ieee.org/vtools_ui/media/disp
 lay/e6a2b643-3a18-43c2-a5df-3c40ddd900f5&quot;&gt;&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;Agenda: &lt;br /&gt;&lt;p
 &gt;Contenido:&lt;br&gt;Introducci&amp;oacute\;n&amp;nbsp\;&lt;br&gt;Scan Testing and flows&lt;br&gt;Te
 st Protocol&amp;nbsp\;&lt;br&gt;Top-down scan insertion&lt;br&gt;Bottom-up scan insertion&lt;
 br&gt;Export&lt;br&gt;DFTMAX&lt;br&gt;Conclusion&lt;/p&gt;
END:VEVENT
END:VCALENDAR