BEGIN:VCALENDAR
VERSION:2.0
PRODID:IEEE vTools.Events//EN
CALSCALE:GREGORIAN
BEGIN:VTIMEZONE
TZID:America/Lima
BEGIN:DAYLIGHT
DTSTART:20380118T221407
TZOFFSETFROM:-0500
TZOFFSETTO:-0500
RRULE:FREQ=YEARLY;BYDAY=3MO;BYMONTH=1
TZNAME:-05
END:DAYLIGHT
BEGIN:STANDARD
DTSTART:19940331T230000
TZOFFSETFROM:-0400
TZOFFSETTO:-0500
RRULE:FREQ=YEARLY;BYDAY=-1TH;BYMONTH=3
TZNAME:-05
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
DTSTAMP:20260412T135454Z
UID:CECB38DE-5534-4C30-8F26-F71B338EF878
DTSTART;TZID=America/Lima:20260411T190000
DTEND;TZID=America/Lima:20260411T210000
DESCRIPTION:¿Qué es SPS Fundamentals &amp; Innovations?\n\nEs una iniciativa 
 académica de la IEEE SPS UNMSM diseñada para explorar la actualidad del 
 procesamiento de señales. En esta edición\, las ponencias estarán dirig
 idas a mostrar las capacidades\, límites y aplicaciones del procesamiento
  de señales aplicado a diversas arquitecturas de hardware\, desde microco
 ntroladores de bajo consumo hasta sistemas de alto rendimiento (FPGA).\n\n
 ¿Habrá algún costo?\n\nEl registro estará disponible a través de los 
 canales oficiales de IEEE SPS UNMSM. Los costos de participación son los 
 siguientes: 4 dólares con QR para certificados\, 20 soles para miembros I
 EEE SPS\, 25 soles para miembros IEEE y 30 soles para público general. Ad
 emás\, se realizará un sorteo de becas por taller\, que incluye dos medi
 as becas y una beca del 70%.\n\nSpeaker(s): Alexander Juño\n\nAgenda: \nI
 ntroducción al diseño de hardware usando verilog y vhdl con fpga\n\nEn e
 ste taller aprenderás los fundamentos del diseño de hardware digital uti
 lizando los lenguajes de descripción de hardware Verilog y VHDL. Cubrirem
 os desde la sintaxis básica y el modelado de lógica combinacional y secu
 encial\, hasta el flujo de diseño necesario para implementar estos sistem
 as en dispositivos FPGA.\n\nVirtual: https://events.vtools.ieee.org/m/5533
 03
LOCATION:Virtual: https://events.vtools.ieee.org/m/553303
ORGANIZER:ieeespsunmsm@gmail.com
SEQUENCE:13
SUMMARY:SPS Fundamentals &amp; Innovations: &quot;Eligiendo el hardware correcto&quot; SE
 SIÓN 3
URL;VALUE=URI:https://events.vtools.ieee.org/m/553303
X-ALT-DESC:Description: &lt;br /&gt;&lt;p dir=&quot;ltr&quot;&gt;&lt;strong&gt;&lt;span style=&quot;font-family
 : &#39;times new roman&#39;\, times\, serif\;&quot;&gt;&amp;iquest\;Qu&amp;eacute\; es SPS Fundame
 ntals &amp;amp\; Innovations?&lt;/span&gt;&lt;/strong&gt;&lt;/p&gt;\n&lt;p dir=&quot;ltr&quot;&gt;&lt;span style=&quot;f
 ont-family: &#39;times new roman&#39;\, times\, serif\;&quot;&gt;Es una iniciativa acad&amp;ea
 cute\;mica de la IEEE SPS UNMSM dise&amp;ntilde\;ada para explorar la actualid
 ad del procesamiento de se&amp;ntilde\;ales.&amp;nbsp\;&lt;/span&gt;&lt;span style=&quot;font-fa
 mily: &#39;times new roman&#39;\, times\, serif\;&quot;&gt;En esta edici&amp;oacute\;n\, las p
 onencias estar&amp;aacute\;n dirigidas a mostrar las capacidades\, l&amp;iacute\;m
 ites y aplicaciones&amp;nbsp\; del procesamiento de se&amp;ntilde\;ales aplicado a
  diversas arquitecturas de hardware\, desde microcontroladores de bajo con
 sumo hasta sistemas de alto rendimiento (FPGA).&lt;/span&gt;&lt;/p&gt;\n&lt;p&gt;&lt;strong&gt;&lt;sp
 an style=&quot;font-family: &#39;times new roman&#39;\, times\, serif\;&quot;&gt;&amp;iquest\;Habr&amp;
 aacute\; alg&amp;uacute\;n costo?&lt;/span&gt;&lt;/strong&gt;&lt;/p&gt;\n&lt;p&gt;&lt;span style=&quot;font-fa
 mily: &#39;times new roman&#39;\, times\, serif\;&quot;&gt;El registro estar&amp;aacute\; disp
 onible a trav&amp;eacute\;s de los canales oficiales de IEEE SPS UNMSM. Los co
 stos de participaci&amp;oacute\;n son los siguientes:&amp;nbsp\;4 d&amp;oacute\;lares 
 con QR para certificados\, 20 soles para miembros IEEE SPS\, 25 soles para
  miembros IEEE y 30 soles para p&amp;uacute\;blico general. Adem&amp;aacute\;s\, s
 e realizar&amp;aacute\; un sorteo de becas por taller\, que incluye dos medias
  becas y una beca del 70%.&lt;/span&gt;&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;Agenda: &lt;br /&gt;&lt;p style=&quot;t
 ext-align: left\;&quot;&gt;&lt;strong&gt;&lt;span style=&quot;font-family: &#39;times new roman&#39;\, t
 imes\, serif\;&quot;&gt;&lt;span class=&quot;a_GcMg font-feature-liga-off font-feature-cli
 g-off font-feature-calt-off text-decoration-none text-strikethrough-none&quot;&gt;
 Introducci&amp;oacute\;n al &lt;/span&gt;&lt;span class=&quot;a_GcMg font-feature-liga-off f
 ont-feature-clig-off font-feature-calt-off text-decoration-none text-strik
 ethrough-none&quot;&gt;dise&amp;ntilde\;o de hardware usando verilog y vhdl&lt;/span&gt;&lt;spa
 n class=&quot;a_GcMg font-feature-liga-off font-feature-clig-off font-feature-c
 alt-off text-decoration-none text-strikethrough-none&quot;&gt; con fpga&lt;/span&gt;&lt;/sp
 an&gt;&lt;/strong&gt;&lt;/p&gt;\n&lt;p style=&quot;text-align: left\;&quot;&gt;&lt;span style=&quot;font-family: 
 &#39;times new roman&#39;\, times\, serif\;&quot;&gt;&lt;span class=&quot;a_GcMg font-feature-liga
 -off font-feature-clig-off font-feature-calt-off text-decoration-none text
 -strikethrough-none&quot;&gt;En este taller aprender&amp;aacute\;s los fundamentos del
  dise&amp;ntilde\;o de hardware digital utilizando los lenguajes de descripci&amp;
 oacute\;n de hardware Verilog y VHDL. Cubriremos desde la sintaxis b&amp;aacut
 e\;sica y el modelado de l&amp;oacute\;gica combinacional y secuencial\, hasta
  el flujo de dise&amp;ntilde\;o necesario para implementar estos sistemas en d
 ispositivos FPGA.&lt;/span&gt;&lt;/span&gt;&lt;/p&gt;\n&lt;p style=&quot;text-align: left\;&quot;&gt;&lt;span s
 tyle=&quot;font-family: &#39;times new roman&#39;\, times\, serif\;&quot;&gt;&lt;span class=&quot;a_GcM
 g font-feature-liga-off font-feature-clig-off font-feature-calt-off text-d
 ecoration-none text-strikethrough-none&quot;&gt;&lt;img style=&quot;display: block\; margi
 n-left: auto\; margin-right: auto\;&quot; src=&quot;https://events.vtools.ieee.org/v
 tools_ui/media/display/2b13ec80-bf30-4130-baf2-c071bae91e84&quot; width=&quot;425&quot; h
 eight=&quot;530&quot;&gt;&lt;/span&gt;&lt;/span&gt;&lt;/p&gt;
END:VEVENT
END:VCALENDAR