BEGIN:VCALENDAR
VERSION:2.0
PRODID:IEEE vTools.Events//EN
CALSCALE:GREGORIAN
BEGIN:VTIMEZONE
TZID:America/Mexico_City
BEGIN:STANDARD
DTSTART:20221030T010000
TZOFFSETFROM:-0500
TZOFFSETTO:-0600
TZNAME:CST
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
DTSTAMP:20260502T062642Z
UID:48463141-5AA5-4F50-B75F-F778ED7AC4F4
DTSTART;TZID=America/Mexico_City:20260615T100000
DTEND;TZID=America/Mexico_City:20260619T120000
DESCRIPTION:El objetivo primordial es dotar a los asistentes de las compete
 ncias necesarias para manejar el flujo de diseño industrial utilizando la
  suite de herramientas Synopsys EDA\, cubriendo desde el diseño RTL\, ver
 ificación\, síntesis lógica hasta el diseño físico.\n\nSpeaker(s): Be
 nito Granados Rojas\, Alejandro Juárez Lora\n\nAgenda: \nEnfocado en el d
 iseño de circuitos a nivel transistor y simulación de señales mixtas.\n
 \nInstructor: Dr. Jorge Alejandro Juarez Lora\nDr. Benito Granados Rojas\n
 \nFechas: Del 15 al 19 de junio de 2026.\nHorario: 10:00 a 12:00 horas (10
  horas totales).\n\nAv. Juan de Dios Bátiz S/N\, Nueva Industrial Vallejo
 \, Gustavo A. Madero\, Ciudad de México\, CDMX\, Distrito Federal\, Mexic
 o\, 07700
LOCATION:Av. Juan de Dios Bátiz S/N\, Nueva Industrial Vallejo\, Gustavo A
 . Madero\, Ciudad de México\, CDMX\, Distrito Federal\, Mexico\, 07700
ORGANIZER:rramirezm2021@cic.ipn.mx
SEQUENCE:14
SUMMARY:Cursos para capacitación para el diseño de circuitos integrados 2
 026 pt. 2
URL;VALUE=URI:https://events.vtools.ieee.org/m/557651
X-ALT-DESC:Description: &lt;br /&gt;&lt;p&gt;El objetivo primordial es dotar a los asis
 tentes de las competencias necesarias para manejar el flujo de dise&amp;ntilde
 \;o industrial utilizando la suite de herramientas Synopsys EDA\, cubriend
 o desde el dise&amp;ntilde\;o RTL\, verificaci&amp;oacute\;n\, s&amp;iacute\;ntesis l&amp;
 oacute\;gica hasta el dise&amp;ntilde\;o f&amp;iacute\;sico.&lt;/p&gt;&lt;br /&gt;&lt;br /&gt;Agenda
 : &lt;br /&gt;&lt;p&gt;Enfocado en el dise&amp;ntilde\;o de circuitos a nivel transistor y
  simulaci&amp;oacute\;n de se&amp;ntilde\;ales mixtas.&lt;br&gt;&lt;br&gt;Instructor: Dr. Jorg
 e Alejandro Juarez Lora&lt;br&gt;Dr. Benito Granados Rojas&lt;br&gt;&lt;br&gt;&lt;br&gt;Fechas: De
 l 15 al 19 de junio de 2026.&lt;br&gt;Horario: 10:00 a 12:00 horas (10 horas tot
 ales).&lt;/p&gt;
END:VEVENT
END:VCALENDAR

