Introducere în proiectarea sistematica a circuitelor integrate digitale si analogice - saptamana 2 (Introduction to the systematic design of digital and analog integrated circuits - week 2)

#analog-integrated-circuits #digital-integrated-circuits #ic-design #verilog

Introducere în proiectarea sistematica a circuitelor integrate digitale si analogice - saptamana 2 (Introduction to the systematic design of digital and analog integrated circuits - week 2)

14 – 18 July 2024
organized by Research Group DERFAIC
with support of 
IEEE Romania Section
IEEE Romania Education Chapter
IEEE Student Branch - Technical University of Cluj-Napoca

Sponsor: Infineon Technologies Romania

This is the second week of the summer school that aims to train students in the systematic design of mixed-signal  analog and digital integrated circuits which is crucial to the development of IC design industry. The summer school will be held in Romanian language.

• Add Event to Calendar
  iCal
  Google Calendar

• Microelectronics Laboratory, Technical University of Cluj-Napoca
• Cluj-Napoca, Cluj
• Romania

---

• Contact Event Host

• Starts 15 July 2025 09:00 PM UTC
• Ends 20 July 2025 09:00 PM UTC
• No Admission Charge

• 

Luni, 21 iulie, ora 9 -12 și 13-17, Hibrid = Online (TEAMS) + On-Site,
Laboratorul de Microelectronica BT1.02
9-12
Prezentare – Circuite
Variante de AO derivate din topologia AO Miller convențională
Neimperecherea componentelor in circuite integrate.
Prezentare - CAD
Analog Design Environment - consolidarea cunoștințelor: evaluarea efectului
variațiilor PVT (process-voltage-temperature) folosind ADE-XL; analizele Monte
Carlo și zgomot
13-17
Aplicații
Optimizarea dimensionarii circuitelor in vederea reducerii impactului
neimperecherii componentelor.
Exercitii de proiectare si caracterizare a unor AO cu ieșire asimetrica (single-ended)
Marți, 22 iulie, ora 9 -12 și 13-17, Hibrid = Online (TEAMS) + On-Site,
Laboratorul de Microelectronica BT1.02
9-12
Prezentare – Circuite
Variante de AO derivate din topologia AO Miller convențională
Neimperecherea componentelor in circuite integrate.
Prezentare - CAD
Analog Design Environment - consolidarea cunoștințelor: evaluarea efectului
variațiilor PVT (process-voltage-temperature) folosind ADE-XL; analizele Monte
Carlo și zgomot
13-17
Aplicații
Optimizarea dimensionarii circuitelor in vederea reducerii impactului
neimperecherii componentelor.
Exercitii de proiectare si caracterizare a unor AO cu ieșire asimetrica (single-ended)
Miercuri, 23 iulie, ora 9 -12 și 13-17, Hibrid = Online (TEAMS) + On-Site,
Laboratorul de Microelectronica BT1.02
9-12
Prezentare – Circuite Analogice
Proiectarea AO cascodă pliată cu ieșire asimetrica în clasa A
Proiectarea AO cascodă pliată cu ieșire asimetrica în clasa AB de tip Monticelli
13-17 Aplicatii
Proiectarea sistematică a unui AO cascodă pliată
Joi, 24 iulie, ora 9 -12 și 13-17, Hibrid = Online (TEAMS) + On-Site,
Laboratorul de Microelectronica BT1.02
9-12
Prezentare - CAD
Scurta prezentare a structurii fizice a componentelor integrate;
Introducere în Layout Editor. Tehnici de baza
13-17
Aplicații
Layout-ul blocurilor analogice: tehnici pentru asigurarea împerecherii dintre
componente și pentru minimizarea capacităților parazite
Layout-ul unei oglinzi de curent cu cascodă de joasa tensiune
Vineri, 25 iulie, ora 9 -12 și 13-17, Hibrid = Online (TEAMS) + On-Site,
Laboratorul de Microelectronica BT1.02
9-12 Prezentare - CAD
Consolidarea cunoștințelor Layout Editor, DRC, extragere netlist post-layout
13-17
Aplicații
Layout-ul unui AO (continuare), netlist post-layout, simulări cu extracted_view,
iterații de proiectare