Invitación

El Capítulo Conjunto IEEE N° 3 (EDS/SCC) de la Sección Argentina los invita a la conferencia "Hacia un hardware de IA energéticamente eficiente: Computación de señal mixta en memoria y enlaces ultradensos entre chips" impartida por el Nicolas Wainstein es investigador en la facultad de Ingeniería Eléctrica y de las Computadoras del Instituto Tecnológico Technion de Israel

Abstract

El rápido avance de la inteligencia artificial (IA) está superando los límites de las arquitecturas de computación digital convencionales. Los cuellos de botella clave en el rendimiento (eficiencia computacional, ancho de banda de memoria y rendimiento de interconexión) son cada vez más críticos, especialmente para aplicaciones de IA “at the edge” que exigen baja latencia y un consumo de energía ultra bajo. En esta charla, presentaré mi investigación reciente, cuyo objetivo es superar estos desafíos mediante un enfoque multidisciplinario centrado en tres pilares principales: 1) circuitos analógicos y de señal mixta, 2) computación en memoria (“in-memory computing”, IMC) y 3) enlaces de chip a chip (“die-to-die”, D2D) de alta velocidad. Mostraré cómo la IMC en el dominio del tiempo, utilizando tecnologías emergentes de memoria no volátil, como los FET ferroeléctricos, puede mejorar la eficiencia energética del hardware de IA, demostrado con un prototipo en CMOS de 28 nm. También presentaré lazo enganchado en retardo (fast-locking locked-delay loop) de modo mixto para enlaces paralelos de latencia crítica (como D2D), implementado en un proceso CMOS FinFET de 3 nm. Estos trabajos abarcan CMOS y tecnologías de dispositivos emergentes, combinando conocimientos de física de dispositivos, diseño de circuitos y arquitectura de sistemas para hacer posible la próxima generación de hardware de IA de alto rendimiento y eficiencia energética.