Procesado Digital de Señal con FPGA

Share

Hola,

El próximo jueves 4 de junio de 2020 a las 19:00, se va a desarrollar la sesión Procesado Digital de Señal con FPGA

Las FPGA (Field Programmable Gate Array) son unos dispositivos que nos permiten describir un circuito digital usando un lenguaje específico (los dos más comunes son VHDL y Verilog). Tras el proceso de síntesis, colocación y rutado podemos grabar nuestra descripción en la memoria conectada en la FPGA o directamente en la FPGA (si ésta tiene la memoria integrada).

El Procesado Digital de Señal o DSP (de sus siglas en inglés) es la manipulación matemática de la información obtenida de una señal cuyo objetivo es modificarla o mejorarla en algún aspecto. Este está caracterizado por la representación en el dominio del tiempo discreto, en el dominio frecuencia discreta, u otro dominio discreto de señales por medio de una secuencia de números o símbolos y el procesado de esas señales.

A lo largo de esta sesión podrás ver cómo se describen circuitos digitales de una serie de filtros digitales usando el lenguaje VHDL. También grabaremos el resultado de la descripción en una FPGA usando el laboratorio remoto de FPGA de LabsLand. Primero trabajaremos con circuitos básicos. Posteriormente realizaremos circuitos más complejos.

Este evento es organizado desde la UNED, liderado por su Vicerrectorado de Estudiantes y Emprendimiento, en combinación con la Rama de Estudiantes del IEEE de la UNED, se desarrollará una nueva actividad con la participación de los estudiantes que pertenecen a la Rama, en colaboración con otros Vicerrectorados de la UNED (Investigación e Internacionalización, Centros Asociados), el Centro Asociado de Madrid en su sede de Las Tablas, las Escuelas de Ingenieros Industriales, Informáticos y la Facultad de Ciencias (Matemáticas, Físicas, Químicas y Medio Ambiente), el Proyecto de Innovación Docente (PID) para Grupos de Innovación Docente (GID) de la UNED, GID2016-17 "Laboratorios de STEM y robótica educativa para la mejora de la experiencia del estudiante – STEM‐SEC", el Capítulo Español de la Sociedad de Educación del IEEE y Plaza Robótica.

Os esperamos.

Reciba un cordial saludo,

La Rama de Estudiantes del IEEE en la UNED.



  Date and Time

  Location

  Hosts

  Registration



  • Date: 04 Jun 2020
  • Time: 07:00 PM to 08:00 PM
  • All times are Europe/Madrid
  • Add_To_Calendar_icon Add Event to Calendar
  • Torrejón de Ardoz, Madrid
  • Spain

  • Co-sponsored by Plaza Robotica
  • Starts 26 May 2020 08:02 PM
  • Ends 04 June 2020 07:00 PM
  • All times are Europe/Madrid
  • No Admission Charge


  Speakers

Pedro Plaza
Pedro Plaza of UNED

Topic:

FPGA

Biography:

Soy Doctor Ingeniero Industrial experto en sistemas electrónicos. También estoy en posesión de un título de Master oficial obtenido en la UNED. Tengo amplia experiencia trabajando con FPGAs. Aplico estos conocimientos y otras competencias en el diseño de sistemas electrónicos para control de tráfico ferroviario. Soy miembro Senior del IEEE, contribuyendo, entre otras cosas como presidente de la Rama de Estudiantes del IEEE en la UNED, moderador de WIE de la Rama de Estudiantes del IEEE en la UNED y mediante talleres de divulgación de conocimientos tecnológicos. A lo largo de estos años he aprendido que las bases de una buena relación laboral son la profesionalidad, el respeto y la honestidad. Valoro la sinceridad, el compromiso y la iniciativa. Siempre estoy dispuesto a participar en un proyecto en el que pueda aportar valor y que me permita crecer profesional y personalmente. 

Email:

Javier Garcia Zubia
Javier Garcia Zubia of Deusto

Topic:

FPGA

Biography:

Javier García Zubía es catedrático de la Universidad de Deusto y profesor del área de electrónica de la facultad de ingeniería. Su investigación se centra en el diseño y uso de laboratorio remotos. E profesor de Lógica Programable, donde enseña FPGA y VHDL, desde hace 20 años.

Email:





Agenda

  • Introducción a FPGA
  • Introducción a DSP
  • Conectándose al laboratorio remoto de FPGA de LabsLand
  • Filtrado básico
  • Filtrado complejo