Taller de SystemVerilog - Alajuela
#SystemVerilog
#workshop
#eds
Taller de SystemVerilog para estudiantes de electrónica u otros interesador que cumplan los requisitos de conocimiento básico en circuitos lógicos.
Date and Time
Location
Hosts
Registration
- Date: 01 Feb 2023
- Time: 09:00 AM to 03:30 PM
- All times are (UTC-06:00) Central America
-
Add Event to Calendar
- Sede interuniversitaria - Alajuela
- Alajuela, Alajuela
- Costa Rica
- Building: Laboratorio de informático C12
- Contact Event Hosts
- Co-sponsored by Asociación de estudiantes de ingeniería electrónica
Speakers
David Herrera
Topic:
Ejercicio básico de demultiplexor
Intro a Vivado y ejercicio básico
Daniel González
Topic:
Explicaciones de retos, y explicación maquina de estados
Email:
Agenda
1. Mañana: Introducción y ejercicios básicos.
2. Tarde: Ejercicios avanzados y/o continuación
Media
| Foto participantes - Explicación Inicial | Se explica el ejercicio de demux por parte de David Herrera | 976.82 KiB |
| Foto - Taller durante la tarde | Trabajo individual de los participantes durante la tarde | 989.02 KiB |
| Selfie con parte de los participantes(final) | Foto tomada con los participantes que se quedaron hasta el final, frente al aula utilizada en SIUA | 1.84 MiB |