Projektowanie układów scalonych w technologiach CMOS (Synopsys).

#IC #ASIC #LAYOUT #Solid-state #Chip
Share

Zapraszamy na wykład firmy Synopsys, który będzie dotyczył projektowania elektronicznych układów scalonych w technologiach CMOS. Wykłady będą obejmowały gross z zagadnień, z którymi zmierzyć się musi projektant układów, a mianowicie symulacje na poziomie schematu oraz z uwzględnieniem efektów pasożytnicznych, projektowanie z uwzględnieniem wpływu głównych etapów tworzenia masek układu scalonego czy też wpływu napięcia zasilania, temperatury, procesu (PVT). Dodatkowo omówiona będzie implementacja elementów elektronicznych w krzemie w technologiach CMOS, FinFet i Gate-All-Around. Poruszane zagadnienia będą poparte przykładami układów zrealizowanych zarówno w technologiach submikronowych jak i nanometrycznych.

Plan wykładu:

  1. Prezentacja firmy Synopsys – godz. 9 – 9.45
  2. I część wykładu – godz. 9.45 – 10.30
  3. Przerwa kawowa – godz. 10.40 – 11.00  
  4. II część wykładu – godz. 11.00 – 12.00

Data: 13.12.2024

Miejsce wykładu: bud. B1 sala 121, Akademia Górniczo-Hutnicza w Krakowie


  Date and Time

  Location

  Hosts

  Registration


  • Add_To_Calendar_icon Add Event to Calendar
  • AGH University of Krakow
  • Av Mickiewicza 30 building B1
  • Kraków, Malopolskie
  • Poland
  • Room Number: 121
  • Contact Event Host
  • Co-sponsored by Synopsys