Road to tapeout

#layout #ASIC #EDA #VLSI
Share

La primera escuela de verano en diseño de semiconductores: "Road to Tapout", se presenta como una iniciativa fundamental con el objetivo principal de ofrecer una capacitación intensiva y práctica en el uso de herramientas de código abierto (opensource) esenciales para el diseño de circuitos integrados (CI).


  Date and Time

  Location

  Hosts

  Registration


  • Add_To_Calendar_icon Add Event to Calendar
  • Av. Juan de Dios Bátiz S/N, Nueva Industrial Vallejo, Gustavo A. Madero, Ciudad de México
  • CDMX, Distrito Federal
  • Mexico 07700
  • Contact Event Host
  • Starts 16 May 2026 06:00 AM UTC
  • Ends 20 May 2026 06:00 AM UTC
  • No Admission Charge

  Speakers

Royce Richmond




Agenda

  • Simulación Esquemática: Uso de software para modelar y verificar el comportamiento funcional del circuito a nivel de diagrama esquemático antes de proceder con el diseño físico.

  • Diseño de Layout: Aprendizaje de la creación de la geometría física del circuito integrado, asegurando que se cumplan las reglas de diseño y optimizando el uso del área.

  • Extracción Parasítica: Técnicas y herramientas para identificar y cuantificar los efectos parásitos (resistencias, capacitancias, inductancias no deseadas) inherentes al layout, ya que estos impactan significativamente el rendimiento del circuito.

  • Verificación: Uso de herramientas de verificación, Design Rule Checking (DRC) y Layout Versus Schematic (LVS)

  • Integración: Proceso para ensamblar y conectar los distintos bloques funcionales dentro del chip, preparándolo para la fabricación.